Appl. No. 10/713,145 Doc. Ref.: AP11

⑩日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

昭63 - 192135

@Int_Cl_4 G 06 F

識別記号 3 5 0 3 1 0

庁内整理番号 G-7361-5B 8724-5B

⑩公開 昭和63年(1988) 8月9日

審査請求 未請求 発明の数 6 (全30頁)

蚪発明の名称

信号処理方法、信号プロセツサ、その設計方法及びマイクロプロセ

②特 願 昭62-317311

頤 昭62(1987)12月15日 13日

優先権主張

1986年12月15日到米国(US)1941,450

砂発 明 者

グレゴリー・アラン・ ポータノヴア

アメリカ合衆国コネチカツト州、エンフィールド、アーバ

ー・ロード 50

砂発 明 者 ブライアン・ジョセ フ・スプラギユー

アメリカ合衆国コネチカツト州、エンフィールド、バーチ

ウッド・ロード 18

包出 頣 ユナイテッド・テクノ ロジーズ・コーポレイ

アメリカ合衆国コネチカツト州、ハートフォード、フィナ

ンシヤル・プラザ 1

ション

30代理人 弁理士 明石 昌毅

明 和 啓

倡导処理方法、儋号プロセッサ、その設計方法 及びマイクロブロセッサ

- 2. 特許請求の範囲
- (1) 個号処理方法に於いて、...

別々のバスを経て縮小命令集合命令及びデー 夕を処理する過段と、

前記データバスを経て複合命令及びデータを 処理することにより、またエミュレートされた 各複合命令に対する縮小命令の複数個の群であ って各群が縮小命令の特定の復合命令に対応す る縮小命令の複数個の群の一つを処理すること により、複合命令集合信号処理方法をエミュレ ートする過程と、

を含んでいることを特徴とする信号処理方法。 (2) 複合命令塩合命令に応答する倡导プロセッ サの段計方法に於いて、

縮小命令集合信号プロセッサとして使用する ため別々のデータ及び命令パスを有する縮小命 令集合信号プロセッサを設計する過程と、

前配権小命令集合信号プロセッサのなかへエ ミュレーション能力を投計する過程とを含んで おり、それにより前記データバスが到来する複 合命令集合命令及びそれに関係する双方向デー 夕の双方に対して使用され、また前記命令バス が紹小命会集合命令のみを受信するために使用 され、複数個の縮小命令集合命令が受信された 各到米複合命令に対して実行されることを特徴 とする信号プロセッサの設計方法。

(3)信号プロセッサに於いて、

縮小命令集合信号プロセッサとして使用する ため別々のデータ及び命令パスを有する給小命 令集合信号プロセッサと、

前配信号プロセッサを複合命令集合命令信号 と前配データバスを経て受信されたデータ倡号 とに応答するようにするため、また前記データ パスを経てデータ信号を供給するためのエミュ レータ手段とを含んでおり、前記エミュレータ 手段が前記個号プロセッサを、受信された各位 合命争集合命令信号に応答して、前配館小命令 集合信号プロセッサ命令アドレスバス上に縮小 命令アドレスを供給するようにさせ、また、供 給されたこのような各細小命令アドレスに対し て、前配信号プロセッサをそのエミュレーショ ン中に実行するための一連の対応する細小命令 を供給するようにさせることを特徴とする信号 プロセッサ。

(4) 別々のデータ及び命令バスを有する倡导プロセッサに於いて、

第一の入力信号及び第二の入力信号に倫理演算を実行するため、また前配論理演算の結果を示す A L U 出力信号を供給するため第一の入力信号及び第二の入力信号に応答する算術論理演算装置(A L U)と、

前記ALU山力信号を記憶及び供給するため 前記ALU山力信号に応答するアキュムレータ

前記ALU出力信号又はデータバスからの到来オペランド信号を選択された記憶レジスタの

に供給される例外命令アドレス信号を記憶及び 供給するため前記ALU信号に応答する命令ア ドレスカウンタと、

前配命令信号を記憶及び供給するため命令パスからの命令信号に応答する命令レジスタと、 信号プロセッサを制御するため命令信号を復

母するため前記命令レジスタからの前配命令信 号に応答する制御手段と、

前配跡レジスタ出力信号及び前記命令信号に、また前記第一のALU入力信号を供給するため選択信号に応答する第一のマルチプレクサ手段と、

前記宛先レジスタ出力信号、前記アドレス信号及び前記アキュムレータからの前記ALU出力信号に、また前記第二のALU入力信号を供給するため選択信号に応答する第二のマルチプレクサ手段と

を含んでいることを特徴とする信号プロセッ

(5) 別々のデーク及び命令バスと共に使用する

なかに記憶するため、宛先入力信号を供給するため、前記A ため、また顔入力信号を供給するため、前記A しひ山力信号又は前記オペランド信号に応答する、複数個の記憶レジスタを有するレジスタファイルと、

前記ALUに論理演算の実行のために供給するため、もしくはデータバス上に出力オペランド借号として供給するため、選択された記憶レジスタの信号内容を宛先レジスタ出力信号として供給する以前に前配信号内容を記憶するため、前記宛先入力信号に応答する宛先レジスタと、

前記ALUに倫理演算の実行のために供給するため、もしくはデータバス上に出力オペランド信号として供給するため、選択された記憶レジスタの信号内容を記憶レジスタ出力信号として供給する以前に前記信号内容を記憶するため、前記録入力信号に応答する謎レジスタと、

次の命令をアドレス指定するためそのアドレスをインクレメントするためインクレメントするためインクレメントする信号に応答し、又は各々命令アドレスバス上

ため眼域サイクルあたり少なくとも二つのクロック周期を有する本質的に一つの最成サイクル の命令集合信号プロセッサに於いて、

次の命令をアドレス指定するため内部に記憶されている現在のアドレス信号をインクレメントするため各級被サイクルの第一のクロック周期の第一の部分の間に供給されるインクレメントする信号に応答し、また例外命令をアドレス指定するため命令アドレスバス上の例外命令アドレス信号を供給するため内部に記憶するため各別はサイクルの第一のクロック周期の第一の部分の間にALU出力信号に応答する命令カウンタと、

各機械サイクルの第二のクロック周別の第二の部分で開始し且つそれに続く前記命令個号を受信、配達及び供給するため、命令カウンタにより第一のクロック周別の第一の部分の間にアドレス指定された命令信号を置換し且つ第二のクロック周別の第二の部分の開始以前に命令バス上に送るべく、第二のクロック周期の第二の

部分の間に応答する命令レジスタと、

各級はサイクルの第一のクロック周期の間に 前記命令レジスタ信号を復号するため、また各 機械サイクルの第二のクロック周期の間に信号 プロセッサに対する調節信号を供給するため、 先の機械サイクルの第二のクロック周期の第二 の部分の間に前記命令レジスタのなかに記憶さ れた前記命令信号に各機械サイクルの第一のクロック周期の間に応答する制節手段と、

論理演算を実行するため、また次の機械サイクルの第一のクロック周期の第一の部分の間の前記論理演算の結果を示すALU出力信号を供給するため、第一の人力信号と、第二のクロック周期の第一の部分で開始しまた続いて供給される第二の入力信号とに選択された機械サイクルの間に応答する算術論理演算装置(ALU)と、

前記ALU出力信号を記憶及び供給するため、選択された機械サイクルの第一のクロック周期の第一の部分の間に前記ALU出力信号に応

二のクロック周期の第一の部分で開始する宛先 出力信号として前記記憶された情報を供給する ため、前記宛先入力信号に応答する宛先レジス タと、

選択された記憶レジスタのなかに信号情報を記憶するため、またいずれも第二のクロック周期の第一の部分で開始して供給される、前記ALUにより演算されるべき選出力信号もしくはオペランドアドレスパス上の出力オペランドアドレス信号として前記の記憶された調信号を供給するため、前記源人力信号に応答する認レジスタと

答するアキュムレータと、

選択された配像レジスタのなかに信号情報を記憶するため、また前記ALUにより演算されるべき現先出力信号としてもしくはデータバス上の出力オペランド信号として使用するため第

第二の選択信号に応答して、第二のクロック 周期の第一の部分の間に始動する前記ALUに 前配第二の入力信号として前記アキュムレータ からの前記ALU出力信号、開発を出力信号 もしくは前記命令アドレス信号を供給するため 、選択された機械サイクルの間に、前記記でキュ ムレータからの前記ALU出力信号と前記記で ムレータからの前記ALU出力信号と前記記で とより低齢される宛先出力信号と前記命令カウ ンタのなかに記憶された前記命令アドレス信号 とに応答する第二のマルチプレクサ事段と

を含んでいることを特徴とする信号プロセッ サ。

(6) 縮小命令集合マイクロプロセッサに於いて、 外部命令パスから命令信号を受信するための 命令パス入力ポートと、

データ信号をそれぞれ外郎データバスから受信し且つそれへ供給するためのデータポートと、

データ信号をそれぞれデータポートから探索と し且つそれへ供給するため前記命令信号に応答。 する中央プロセッサユニットと を含んでいることを特徴とするマイクロプロ セッサ。

3. 発明の詳細な説明

技術分野

本発明は計算機、一層詳細には縮小命令集合計算機(Reduced Instruction Set Computer)(RISC)に係る。

背景技術

複合命令集合計算題(Complex Instruction Set Computer)(CISC)の提案者は以前にはソフトウェアのみによりなされた機能をするのに高度に複雑なマイクロプロセッサハードウェアを提成するべくますます超大規模集積回路を使用する。これはソフトウェアがますます高価になり、たハードウェア(VLSI)がますます安価になってきた結果である。より安価でより複雑なハードウェアを使用することにより、CISC設計するより使用し弱くなり、またソフトウェア開発費用が低下すると推論する。

正確に実行される機能により自動的に行われる。

RISC設計アプローチには多くの局面が存在 し得る。種々の湖から抽出されたこのような局面 を説明する見事な試みが1BBB<u>計算機</u>構、19 85年9月、第8~19頁のロバート・ピー・コ ウウェル他の論文"計算機、複雑さ及び論点"に なされた。そこに説明されている局面は、(1) 計算機の命令の流れを支配する簡単な機能の迅速 な実行を容易にし、また低い解釈的オーバーヘッ ドを助長するための。単一サイクル資算。、 (2) 単一サイクル演算の賈望から続く。ロード/記憶 設計。、(3) マイクロコードはより遅い制御経 路に通じまた解訳的オーバーヘッドを増すので、 最も迅速に可能な単一サイクル演算を行うための "ハード配線による別御"、(4)制御手段によ る迅速で簡単な解釈を容易にする。相対的に少数 の命令及びアドレス指定モード 、 (5)一貫し た使用により、再び制御経路を速くするハード配 娘による復号を容易にするための。固定された命 令フォーマット。、及び (6) コンパイラのなか

他方に於いて、RISC提案者はより多くの扱 能がソフトウェアによりなされるより简単なマイ クロブロセッサを創造する。このような機械は所 **与のプログラムのなかで実行される觇能の大多数** は、全て一つの扱城サイクル内での実行のために 設計され得るロード、記憶、比較、分核、整数算 術、論理シフトなどのようなむしろ簡単な級値で ある傾向を有するという洞察に基づいている。実 行されるべき各複合規規に対する特定のCISC のアーキテクチュアを解釈するためのマイクロ命 令を有する代わりに、RISC内のアーキテクチ ュア的アプローチはハードウェアによる直接実行 のために設計された縮小命令集合を有していなけ ればならない。従って、マイクロプロセッサアー キテクチュアは、この場合にまさにコードである マイクロアーキテクチュアに正確にマッチしてい るので、すなわち制御線をセットするためマイク ロコード内に1及び0をセットすることを含む頃 雑なプログラミングが存在しないので、必要とさ れる解釈は存在しない。全てのことがコード内で

へ静的実行時間を明示的に移動させる機会を提供 する。より多くのコンパイル・時間努力。。

上記の文献中に指摘されているように、RISC及びCISCに関する通常の認識は、おそららをそれらの顕静語のために、協議の領域が関域の命令组合の候補を選択することに文献中ののであることである。命令の数はRISC文献中のののはは、RISC文献ののはは、RISC文献のの時殊ののの情報を選択する。これのでのないののであるけれども、RISC文献のののである。コルウェル値は、RISC理論が、いくつかの特殊な文脈のなかで測って、性値を最大化するためアーエアとのなかで測って、性値を最大化するためアーエアとなる。ファイル時間が表表大化するためアーエアとなる。では、アインスを関いている。

この考えによれば、RISC及びCISCの取辞語は任意の関核が一方又は他方として分類され得ることを意味するように見えるけれども、実際にはRISC及びCISCは連続的な多次元役計で関の異なるコーナーにあるものとして考えられ

るべきである。従って、他方と相容れない一方が 必要とされるのではなく、新しいシステムを思像 するのに設計者により使用され得るように.C IS Cの経験及び R IS Cの債率から引き出された技 術の組合わせを定型化することが必要とされる。

上記のことにもかかわらず、命令の数がアーキテクチェアをRISC又はCISCとして分類するための重要な規範であることは理解されよう。 従って、かかる技術を定型化する以下のRISC の開示及び特許請求の範囲は、コルウェル他により説明されているようなRISC機械の属性のいくつか又は全てを有するRISCに割限することなしに、実際に縮小命令集合を育する計算機に対する投計フィロソフィに属するものとして理解に対する機計フィロソフィに属するものとして理解に対する機計フィロンフィに属するものとして理解に対するである。換書すれば、以下の開示はいくつかのRISC構想を引いてはいるが、。設計空間。の・コーナー・にはない。

軍は航空機計算機に対して標準16ビット複合命令集合アーキテクチュア (MIL・STD・1750及びその後継)を制定してきた。この標準

ソフトウェアの使用及び再使用である。他の利点 として、 (a) 武器システム内の二つ又はそれ以 上の計算機の使用により得られる全支援ソフトウェアの減少、及び (b) ハードウェアの開発と無 関係なソフトウェアの開発のような利点も達成される。

MILはプログラマの観点からの機能的操作を 規定する。それはデータ形式、命令形式、簡略命 令、命令演算、アドレス指定モード、プログラマ アクセスレジスタ、割込み構造などを規定する。 それは特別な実現を規定しないので、それはベン ダー及びテクノロジーに無関係である。上記のように、その使用は標準ソフトウェア支援ツールの 使用、マルチベンダー軍用システム中の全支援 関係なソフトウェアの関発を助長するものと期待 される。

MIL - STD - 1750レジスタ集合は16 の16ビット汎用レジスタ(R0、…RF)、1 6ビット状態語(SW)、16ビット命令カウン の目的は、計算機の特殊な実現の詳細を定めるこ となしに空軍の航空兵器システムの仕様を定める。 ための均一な命令集合アーキテクチュアを確立す ることである。従って、それは復合命令集合アー キテクチュアを規定するのみであり、システム独 特の要求は各特殊の計算機に対する後日の規定の ために残されている。その応用は特定の航空用級 塩又は特殊のハードウェアに制限されていない。 一般に、この標準は適度な精度の航行、計算され たエアーレリーズ点、武器供給、エアーランデブ - 、貯蔵管理、航空観ガイダンス及び航空観管理 のような機能を実行する計算機に、制限なしに、 応用可能である。記述 "MIL·STD·175 0 * はこの文音を通じて、特殊な改訂版が記述さ れており従ってその意味で理解されるべき場合を 除いて、歳初の領準及びその後継の全てを記述す るのに使用され得る。

MIL・STD・1750個単の命令集合アーキテクチュアの期待される利点はコンパイラ及び 命令レベルシミュレータのような利用可能な支援

夕 (IC)、16ビットマスクレジスタ (MK) 、16ビット割込みレジスタ (PI)及び16ビット畝障レジスタ (PT)を含んでいる。

支援されるデータフォーマットはバイト(上側、下側)、16ビット固定点単梯度(16ビットの2の補数)、32ビット固定点倍精度(32ビットの2の補数)、32ビット運動点(24ビットの2の補数低数、8ビットの2の補数指数)及び48運動点拡張補度(48ビットの2の補数、8ビットの2の補数指数)を含んでいる。

MIL-STD-1750命令集合はこれまでにCISCを使用していくつかの会社により実現されてきた複合命令集合である。例えば、なかんずくフェアチャイルド、マクドネル・ダグラス及びパーフォーマンス・セミコンダクターは全て市阪されているMIL-STD-1750C1SC 問題を有する。

発明の閉示

本発列の目的は、簡単なマイクロプロセッサを 提供することである。提供されるマイクロプロセ ッサは縮小命令集合計算機(RISC)として、 又は簡単に簡単なアーキテクチュアを有する信号 プロセッサとして見られ得る。。RISC。とい う用語は本発明のこの目的と結び付いて本明和普 を通じて頻繁に使用される。

本発明の他の目的は、たいていの命令に対して 単一サイクル演算を有する紹小命令集合計算機 (RISC) を提供することである。

本発明の他の目的は、単一サイクル演算の上記の目的に付随するRISCロード/記憶設計を提供することである。

本発明の他の目的は、迅速な単一サイクル演算 のためのハード配線による制御を提供することで ある。

本発明の他の目的は、制御手段による迅速で簡単な解釈を容易にする比較的少数の命令及びアドレス指定モードを提供することである。

本発明の他の目的は、制御経路を速くするため 命令のハード配線による復号を容易にするのに一 貫して使用され得る固定されたフォーマットを提

合信号プロセッサを提供することである。

本発明の他の目的は、複合命令に応答するが、 それらを縮小命令の群を使用して実行する信号プロセッサの設計方法を提供することである。

本発明の他の目的は、縮小命令集合信号プロセッサのアーキテクチュアがハードウェア (**ンリコン**) に設計され且つ縮小され得ると非に (コン・) に設計され且つ縮今集合のコードエ 行いかからの プログラミングが同時に 行ったいのでしたがのでする に設計するためののでは、 信号プロセッサを迅速な設計するためののとことである。 读言すれば、本発明のとに、 信号プロセッサを退けなることである。 は言うな (を有する (な合命令集合をエミュレートする ための ある。

本発明の第一の局面によれば、ハーバード・アーキテクチュアを有する、すなわち別々のデータ 及び命令バスを有する縮小命令集合計算機 (R I S C) が提供される。

木発明の第二の局面によれば、RISCが複合

供することである。

本発明の他の目的は、多数の可能な紹小命令集合で使用可能な簡単なRISCアーキテクチュアを提供することである。

本税明の他の目的は、このような簡単なRIS Cアーキテクチュアの実現に過ずる縮小命令扱合 を提供することである。

本発明の他の目的は、複合命令集合をエミュレートするため紹小命令集合を使用する信号処理方法を提供することである。

本発明の他の目的は、MIL・STD・175 でをエミュレートし得る協小命令集合信号プロセッサを提供することである。

本発明の他の目的は、ユーザーがオフチップの記憶及び呼出しのためのRISCコードサブルーチンを書くことにより機能を定旋し得るMIL・STD・1750マイクロプロセッサを提供することである。

本発明の他の目的は、複合命令集合を効率的に エミュレートするのに使用するための縮小命令集

さらに本発明のこの第二の局面によれば、ハーパード・アーキテクチュアを育する縮小命令集合 計算機が、設計される。複合命令集合計算機をエ ミュレートするための縮小命令集合信号プロセッ サとしてだけでなく、以前のようにRISC命令 に対する命令バスを使用して但しこのモードでは オペランドに対してのみデータバスを使用して紹 小命令集合作助モードで作動する紹小命令集合信 号プロセッサとしても使用するために設計される 。これはRISC作助モードとして特徴付けられ 得る。希望によりRISC又は複合命令エミュレ ーションモードが選択され得る。

さらに本発明の第二の局面によれば、協小命令の複数個の群が信号プロセッサの外部のメモリストアのなかに配望される。上記のように、群のなかの命令は実行のために順次に記望される。換書すれば、群のなかの第一の縮小命令の子ドレス指定は群のなかの他の縮小命令の各々の順次の実行により迅速に追随される。

さらに本発明の第二の周面によれば、エミュレートされる複合命令集合はMIL-STD-1750命令集合である。

本発明の第三の周面によれば、複合命令集合命 令に応答する信号プロセッサの設計方法は、第一 に、縮小命令集合信号プロセッサとして使用する

号を記憶し且つ。B。マルチプレクサ(BMUX) に供給するためALU出力信号に応答するアキ ュムレータをも有する。 " B " マルチプレクサは 第二のALU入力信号を供給するため、アキュム レータ出力信号を含む三つの異なる信号のなかか ら一つを選択する。 B M U X への入力の他の一つ は、ALUにより実行又は走査されるべきアドレ スを成すRISC命令カウンタ出力信号である。 BMUXへの第三の入力は、レジスタファイルの なかの多数のレジスタの任意の一つに応答する宛 先レジスタの出力である。宛先レジスタ出力倡导 が代わりにオペランドパス上にデータとして供給 され得る。命令カウンタはALUから始勤命令ア ドレスを受信し、またアドレスを順次にインクレ メントするため規則的にクロックされ得る。AL U出力信号はデータ又はオペランドバスからの到 来オペランド信号に応答する多数のレジスタを含 むレジスタファイルにも供給される。レジスタフ ァイルは到来命令から復号されたものとして選択 された記憶レジスタのなかにALU出力信号もし

さらに本発明の第一の局面によれば、信号プロセッサアーキテクチュアは、第一の入力信号及び第二の入力信号に論理演算を実行するため、また前記論理演算の結果を示すALU出力信号を供給するため第一の入力信号及び第二の入力信号に応答する算術論理演算装置(ALU)を有する。信号プロセッサアーキテクチュアは、ALU出力信

くはオペランド信号を記憶する。レジスタファイルは宛先レジスタ及び渡レジスタにレジスタを供給する。 渡レジスタはレジスタファイルから受信された信号を記憶し、またそれを・A・マルチドレクサ(AMUX)に又は出力としてオペラントレスがスに供給する。 AMUXはRISC命令にもの令バスから受信されたRISC命令にもの令がスから受信されたRISC命令にもの令がスから受信されたRISC命令にもないる。 AMUXはALUに第一の人力信号を供給する。ハード配線による制御装置は到来する複合する。ハード配線による制御装置は別来する複合する。でを保給する。

ハード配線による制御装置は、(i)各機械サイクルの第一の四分の一の間にRISC命令カウンタにインクレメントする信号を供給することにより順次に配復された命令をアドレス指定するため、(I)選択された機械サイクルの第二の四分、の一の間に、ALUにより演算されるそれらの信息 母内容を有するようにレジスタファイルのなかの

記憶レジスタを選択するため、また湖及び宛先レ ジスタのなかに記憶するため選択されたレジスタ 信号内容を第二の四分の一の間に供給するため、 レジスタファイルに制御信号を供給するため、(※) 選択された機械サイクルの第二の四分の一の 間に、メモリからレジスタファイルへ又はレジス タファイルからメモリヘデータをロード文は記憶 するべく命令に応答してオペランドアドレス及び データバスをイネーブルするためのイネーブル信 号を供給するため、(iv)選択された機械サイク ルの第三の四分の一の間に開始して、ALUに対 する前記第一の入力信号として供給するため頌出 力信号と命令信号との間を選択するためAMUX に第一の選択信号を供給するため、(v)選択さ れた概械サイクルの第三の四分の一の間に閉始し て、ALUに対する第二の入力信号として供給す るため宛先出力信号とアキュムレータ出力信号と と命令アドレス信号との間を選択するためBMU Xに第二の選択個号を供給するため、(vi)選択 された觇域サイクルの第二の四分の一の間に開始

々は、それぞれ複合命令集合のなかの複合命令の 一つをエミュレートするために設計されている複 数個のかかる群の一つである。複合命令集合プロ グラムアドレスカウンタは、順次に応用プログラ ムのなかの次の複合命令をアドレス指定するため 、インクレメントする信号に応答し、又は例外複 合命令アドレス信号を記憶及び供給するためAL ひ出力信号に応答する。

さらに本発明の第二の局面によれば、受信され た複合命令信号は制御手段により復号され、また 選択された機械サイクルの第一の四分の一の間に インクレメントする信号をプログラムカウンタに 供給することにより収改にアドレス指定される。 制御手段は選択された閾値サイクルの第三の四分 の一の間にRISC命令アドレスカウンタへのか かる個小命令の群を開始するため縮小命令集合ア ドレス倡号をも供給する。また制御手段は複合命 令信号を受信、配徳及び供給するべく選択された 段展サイクルの第一の四分の一の間に複合プログ ・・・テクチュアは、制限なしに、以下に説明されるい ラムレジスタをイネーブルする。

して、ALUにALU資鉄選択信号を供給するこ とによりALUにより実行されるべき演算を選択 するため、(vii)選択された機械サイクルの第一 の四分の一の間に開始して、適当なレジスタにA LU山力選択債号を供給することによりレジスタ ファイル、アキュムレータ又は命令カウンクのな かにALU出力信号を配位するため、 (前) 選択 された枞椒サイクルの延長された第四の四分の一 の間に、シフト、乗算及び除算を実行するためシ フト信号を供給するため命令信号を復号する。

さらに本発明の第二の局面によれば、かかるR ISC信号プログラムはさらに、順次に記憶され た縮小命令集合信号の呼の第一の命令信号をアド レス指定するため縮小命令集合アドレス信号を復 号し且つRISC命令カウンタに供給するためか かる複合命令信号を記憶し且つ制御手段に供給す るためデータバスを経て受信される複合命令で普 かれた応用プログラムに関係して供給される複合 命令に応答する複合命令集合プログラムレジスタ を含んでいる。アドレス指定されるかかる群の各

本発明の第一の局面によれば、CISCのエミ ュレーションをなんら参照することなしに、RI SC級城として簡単に設計及び使用され得る磁単 なアーキテクチュアが提供される。もちろん、背 **没技術のところで説明したように、かかる簡単な** アーキテクチュアは同時にRISC属性及びCI SC属性を育し得るので、二つの間のハードな速 い境界を作ることは困難である。従って、本アー キテクチュアは二つの極限の間の設計空間に置か れ、上記の広い・紹小命令・の意味で例外として 実際に厳密に特徴付け可能でないことは理解され よう。本明和客中に開示される。縮小・命令集合 は、ここに関示されるアーキテクチュアで実行す るために特に良く選している。しかじ、他のRI SC命令集合がここに関示されるアーキテクチュ アでの実行のために定型化され得ることは理解さ れよう。

それにもかかわらず、提供される簡単なアーキ くつかの異なるRISCアーキテクチュア・アア ローチをとる。第一に、シフト、梨算及び除算命令を除く全ての命令は単一の"2クロック"機械サイクルのなかで実行される。オペランドはロード及び配位アクセスメモリのみを有するレジスタ・ツー・レジスタである。これは内部制御を簡単化する。全てのRISC命令はハード配線による制御を使用して実行される。マイクロコードは使用されない。32命令演算のみが実行される。アドレス指定はレジスタ間接及び即値モードに制限されている。命令フォーマットは簡単であり、また境界を複切らない。

ここに関示されるRISCアーキテクチュアに 加えて、信号プロセッサが複合命令集合から受信 された複合命令に実際に応答する意味でCISC がエミュレートされ得る、本発明の第三の局面に よる、特に有用な設計方法が開示される。RIS C 機械により受信されたこのような各角合を実 にエミュレーションによりこのような各角合を実 行するため予めエミュレートされた統小命令の特 定の群のアドレス指定をトリガする。こうして、

ドウェアが同時に加小されるので、迅速なターン アラウンドの利点を提供する。しかし、速度は唯 一の利点ではない。いったんハードウェア投計が 『シリコン』に縮小されると、設計プロセスはそ れに関しては完了され、その後の変更はなされ得 ない。設計エラーはたいていこの段階では必然的 に発見され、他の費用のかかる役計サイクルを必 要とし、第二の設計の後にも追加的なエラーが発 見される可能性がある。これは時間及び金の点で 非常に智用のかかるプロセスである。本祭明は、 ハードウェア設計"問題"を受けるけれども、そ れにもかかわらずハードウェア問題を迂回するべ くエミュレーションコードを使用する補正を受け 得るハードウェアのなかに非常に簡単なアーキテ クチュアを設計することにより、この問題の回避 を許す。当業者に知られているように、設計プロ セスの間に、機能は通常は一つよりも多い仕方で 、所与の信号プロセッサのなかで、設計者により 影響され得る。こうして、もしRTSC機械を使 用してCISCをエミュレートすることを試みる

)

エミュレートされた各複合命令に対して、ハード ウェア内での呼出し及び実行のために記憶された 縮小命令の群が存在する。この設計アプローチは RISCアーキテクチュアがハードウェア実施例 に対して迅速に、すなわち同時にエミュレーショ ンコードが開発されている間にゲートアレーとし て設計されることを作す。こうして、もし設計者 がCISCの設計を望むならば、設計者は、同時 に複合命令集合をエミュレートするためエミュレ ーションコードの開発を続行しつつ、先ずRIS Cを投計し、続いてそれをプシリコンプに縮小す ることにより目的物を一層迅速に得ることができ る。このアプローチの費用は純粋なCISCとし てCISCを設計する費用の10%よりも少なく 、且つ優れた結果が得られると見很もられる。主 な費用節減の一つは、いくつかの役計サイクルの 形態でCTSC設計者により通常経験される設計 リスクに関係付けられる。

この設計アプローチは、同時にエミュレーションコードが書かれている間に、シリコン。にハー

ならば、RISCを投計し、また、最初の設計のなかで最初に意図された仕方で複合命令が実行されるのを許さないハードウェア設計のなかの。欠陥。が存在する場合には、設計者は他の仕方で。問題。複合命令をエミュレートするべくエミュレーションコードのまわりを変更し得る。こうして、本アプローチはハードウェア設計欠陥を許容するべくフレキシビリティを提供する。

ここに閉示される、RISCを使用する複合命令集合計算機を実現するための設計方法はハードウェアとソフトウェアとの間にCISCを設計するタスクを分割する。設計効率はソフトウェアの効率がら来る。従来の技術では、全ての機能は一つのチップ上にあった。本間示は、制御投資・の使用を執示する。ここに関示される簡単な規模はハードウェア設計プロセスを速くし、またエリレーションコードの同時設計を許す。従来の技術でといい、ファンコードの同時設計を許す。従来の技術でといい、ファンコードの同時設計を許す。

しにさらされるリスクは回避される。

木発明の第二の周面は、CISCをエミュレー トするため群のなかに配置されたRISCコード を実行するRISC機械を提供する。この局面の 実施例は、純粋なRISCモードでハーパード・ アーキテクチュアを有する批粋なRISC提抜と して、もしくはCISCをエミュレートするため 呼のなかに配置されたRISCコードを実行する RISC機械として、RISC機械をランさせる 可能性を提供し得る。いずれの場合にも、コード のこのような各軒は、対応する複合命令に応答し て実行され得る。いったん群の初期アドレスがR 1SCアドレスパス上に置かれると、その罪のな かの縮小命令の他のメンバーが損次に実行される · RISCコードの群によりエミュレートされる CISCを有する新規なアプローチと、まさにR ISCとして又はエミュレータとしてランするR ISC機械を有する新規なアプローチとは縮小命 令集合のフィロソフィによる強力な信号処理ツー ルを提供し、また縮小命令集合アーキテクチュア

める可能性を与える。これらは、RISC拠域と 組み合わされており、またRISCマイクロプロセッサと共に使用するためのPROMのようなメモリ装置のなかに別々に起便されているRISC命令組合を使用して、簡単に顕客により設計され得る。完全なRISC命令組合はもちろん、ユーザーにより定められた機能を顧客が登くことを可能にするべくMIL・STD・1750マイクロプロセッサの購入時に供給される製品文献のなかで顕客に提明されなければならない。

本発明の第一の局面の以上の投示の全てに追加して、特殊な縮小命令集合が、前記のように、その命令集合及び多くの他の可能な類似の命令集合を実現するために特に有用である特殊なRISCアーキテクチュアとならんで投示される。開示される特殊なRISCアーキテクチュアは後で開示されるような第二の局面によりMIL - STD - 1750命令をエミュレートする目的にも非常に有用である。

木発明の前記及び他の目的、特徴及び利点は以

を使用する複合命令集合をエミュレートする可能 性を同時に提供する。本発明のこの周面は、こう して使用される時、まさに強力なツールである。

RISCコードのなかで実行されるべきユーザ - 固有の、ユーザーにより定められた機能をユー ザーが開発し得ることは、木発明の第二の局面に より极示される紹小命令集合信号プロセッサの他 の強力な特徴である。通常、MIL・STD:1 7 5 0 によるC 1 S C の製造者は、もしその別客 がそのMILにより作されるようなユーザーによ り定められた閾値を実現することを望むならば、 その顧客が特注の特別に開発されたMIL・ST D・1750によるマイクロプロセッサチップを 往文することを要求する。 (M I L - S T D - 1 750Aはユーザーにより定められた晩飽を喰示 的に許し、伯方に於いてMIL・STD・175 0 B はこのような臥飽を明示的に準備する)。 本 発明はユーザーに、チップが購入された後にRI SCコードのなかでの実行のために任意の数のこ のようなユーザーにより定められた複合命合を定

下にその好ましい実施例を図面により詳細に従り するなかで一周明らかになろう。

発明を実施するための経良の形態

第1回には、縮小命令集合計算機 (RISC) として広く特徴付けられてよく、また通常は、脚 限なしに、マイクロプロセッサの形態をとる、本 発明の第一の局面による簡単な個号プロセッサー 0 がブロック図で示されている。 本発明の新規な RISCはハーバード・アーキテクチュアを有す る。すなわち命令及びデータバスが別々である。 RISC命令アドレスパス12は縮小命令をアド レス指定するのに使用されており、縮小命令は次 いでRISCIOにより縮小命令パス14を経て 受信される。オペランドアドレスパス16は双方 向であってよいデータバス18を経てRISC1 0 により受信もしくは供給されるデータをアドレ ス指定するのに使用される。背景技術のところに 記載したように、頭辞語『BISC』はここでは 福小命令集合機械の広い意味で使用されている。

ハーパード・アーキテクチュアの使用は、ノイ

マン・アーキテクチュアが好ましいアプローチであった以前のCISCに使用されているような多 風化命令/データバスとは異なっている。ハーバード・アーキテクチュアによるアプローチは、命令及びデータが同時にアクセスされ得るという事実により、RISCがはるかに速い速度で作動することを許す。これは性能を最大化する上記の一般的RISCアプローチと図和している。

郊2図は郊1図のR1SCと類似しておりまた同一のハーバード・アーキテクチュアを有するR1SC10のプロック図である。郊2図のRISC10は、共に使用される時に、本発明の郊二の局面に従って、複合命令築合計算機(C1SC)をエミュレートし得るプログララマブル・リードオンリメモリ(PROM)のようなメモリ装置20と組み合わされている。RISC10PROM20は共にCISCをエミュレートするペくRISCを使用する構想の"2チップ"22の実施例又はそれへの"解決"として考えられ得る。2チップ22は実際にCISCである。これは設計者

)

るためRISC命令アドレスバス12上のアドレスをインクレメントする。このプロセスは、(データバス10を経て受信された特定のCISC命令をエミュレートするためPROM20のなかに記憶されている)RISC命令の全ての群がエミュレーションを経由して実行され終わるまで継続する。所与の命令は、なかんずく、データバス18及びその(単にデータ源又は宛先への経路を示す)延長郎26を経由してオペランドをロードノ記憶関作を含んでいる。

RISC

第3回には、第1回及び第2回中に示されてい インクレメントすることにより成就される。命令 るRISCに類似のRLSC10の内部の簡単化 レジスタ34は実際には二つのレジスタ、すなわされたプロック図が示されている。第3回の細線 ち(現在の機様サイクルの間に)命令バス14上は、本発明のCISCエミュレーションの周面な でRISC命令を最初に受信及び記憶するためのしに、第1回のRISC10に一致する。先ず、 パイプ・又は一次レジスタと、現在の機様サイクルの間に命令バス 全に説明するため、第3回を先ずこれらの細線の 14上にあった命令を保持するための二次レジス 部分に関して説明する。次いで、本発明の第二の タとから成っている。パイプはその内容を、後で

及びユーザーの双方の観点から上記のように再度 に効率的なアプローチである。

信号の形態の複合命令は信号線24を経てデー タバスに供給され、それによりRISClOに伝 遠される。 復合命令24の顔は本発明にとって重 嬰ではないが、一般に°CISC°22により実 行されるべきいくつかの応用プログラムから成っ ている。複合命令はこの仕方で順次に受信され、 またRISCIOに役員される。 受信されるこの ような各複合命令に対して、初期始動アドレスが RISC命令アドレスパス12を経てPROM2 0に供給され、そこにエミュレートされている特 定のCISC命令に対応するRISC命令の群が 脳次に記憶される。PROM20のなかでアドレ ス指定された第一のRISC命令は次いで、典型 的に全機械サイクルの間、RISC命令バス14 上に置かれる。命令が記憶又は実行のためにRI SCIOに安全に供給され終わった後、RISC 10は次に、命令パスト4上に置くため次に収次 に記憶されたエミュレーション命令をアクセスす

局面の実施例、すなわち第2図に示されているようにCISCをエミュレートするのに使用される RISCを完全に説明するため、太線の部分を説明する。

朝御装置30はRISC10に対する(図面を 簡単にするため図示されていない)内部制御値号 を供給する。このような別御信令の取出したのの を供給する。このような別の命令の取出したのので、 されなければならない。これは、RISCののは、RISCのので、 に記しまれているので、 に記しまれているので、 に記しまれている。 で、よそのアドレスに記しまれている。 で、よそのアドレスを保持されている。 で、よそのレジストするにはこののに対えるので、 ないが、会にはこののに対えるでは、 で、パイプの中央まで先の関係する。 で、パイプの中央まで先の関係する。 で、パイプの中央までた命令を保持するための二次、 を、、その内容を、 の内容を、、の内容を、、の内容を、、の 一層詳細に説明するように、各級級サイクルの中 央で二次レジスタに伝達する。

次に第4図を参照すると、制御装置30により 与えられる祖々の制御信号に相当する波形が示さ れている。図示の目的で、第4図の種々の彼形は 四分の一級似サイクル40、42、44、46に 分割されている単一風域サイクル38のなかで相 互に比較するため時間的に"凍結"されている。 任意の選択された間波数又はデューティサイクル であってよい基本システム。クロック。波形は弧 4図(a)に示されている。第4図(b)には後 で一届群和に以明する目的で有用である第一の四 分の一 4 0 のクロック信号被形 5 0 (C K 1) が 示されている。第4図(c)には各級域サイクル 第二の四分の一 4 2 の間に再び生ずる (この場合 、高い)波形 5 2 (C K 2) が示されている。 第 4 図(d)には各級級サイクル第三の四分の一 4 4の間に再び生する波形 5 4 (CK3) が示され ている。第4図(a)には各級城サイクル第四の 四分の一46の間に耳び生する被形56(CK4

ア・から二次命令レジスタのイ 2 の間に二次命令レジスタの日に二次命令レジスタの日に二次の日に二次の日に一次の日に一次の日に一次の日に一次の日に与えられる信号が、クロー 4 2 いの日に与えられる信号を担ける。この日の日に一次の日には理解された。 カー では、カー のは、カー のは、

命令パス14上の命令が命令レジスタ34°パ では、示されている実施例に対して、16ピットイプ。のなかへクロックされる時点で、命令アド RISCレジスタ・ツー・レジスタ命令フォーマレスパス12上のアドレスが、各機械サイクルの ットに対して、6個の及上位ピットが命令コード 関始時にCK1の立ち上がり縁と一致するその作 であり、次の5個の及上位ピットが宛先フィール 助クロッキング(立ち上がり縁て1)タイミング ドであり、また最後の5個のピットが渡フィール

)が示されている。

邪4図(1)には、命令レジスタ34のなかの * バイプ * レジスタのローディングのタイミング を示す波形58か示されている。波形58は、郛 4 図(b)の波形 5 0 の C K 1 の立ち上がり縁と 同時に生起する低レベルから高レベルへの電圧変 化の立ち上がり縁に小さい矢印を付して示されて いる。これは、第3四のRISC命令線14上に 存在する(金槻似サイクルの間、その時点に存在 するであろう) 命令がいま安定しており命令レジ スタ34のなかのRISC命会レジスタパイプの なかへのクロッキングの準備ができていることを 示す。こうして、573図中に示されているクロッ ク線 6 0 は各機械サイクルの開始時に C K I の立 ち上がり縁に上がる。換言すれば、命令レジスタ パイプの内容が各級城サイクルの開始時に変更さ れる。命令が二つの全四分の一サイクルにわたり 。パイプ。レジスタのなかに存在した後、命令は 第 4 図 (8) 中の彼形 6 4 の立ち上がり縁 6 2 に より示されているようなCK3の閉始時に・パイ

を有する第4図(h)の波形68に示されている タイミングの調節信号により開始されて次の順次 アドレスへ通常インクレメントされる。しかし、 もし例外命令が実行されるべきであれば、それは 順次アドレスの外でロードされる。

この時点で、上記のように、パイプのなかの命令が命令レジスタ34のなかの二次レジスタのなかへラッチされる。命令レジスタの二次レジスタのなかで命令コードが、実行されるべき命令を決定する目的で復号される。宛先フィールドもこの

TD・175つ 実施例と結び付いて本期示の放抗 のレベルに関しては重要であり、従ってその目的 で第3図に含められている)。

もし制御装置30が、命令レジスタ34のなかの二次レジスタから復号されたものとして、レジスタファイル74のなかのレジスタ又はレジスタ対のなかへ信号線100上のALU出力信号を含むALU104に対する演算を選択すれば、ALUの出力は第4図(k)の被形114の立ち上がり録112により示されているように機械サイクルの第二の四分の一の開始時にレジスタファイル74のなかの選択されたレジスタ又はレジスタ対のなかへクロックされる。この波形はALU104により書込まれるべきレジスタをクロックするため第3回中に示されているクロック線116上に存在する報圧を要す。

)

こうして、各機被サイクルの第一の四分の一 4 2 の間に、制御装置 3 0 は宛先及び線レジスタ 7 6、 7 8 をロードするためアクセスされるべきレージスタファイルのなかのレジスクの対を決定する

時点で再び、内部演算の結果もしくはデータバス 18から移動されたオペランドによりむかれるペ きレジスタファイル74のなかのレジスタを決定 する目的で復号される。 これらの二つの代替的な ローディング経路は借号線100及び信号線10 2により示されている。信号粮100はなかんず く宛先及び源レジスタ76、78により与えられ る信号を演算する算術論型演算装置(ALU) 1 0 4 の 3 2 ビット出力を衷す。宛先及び源レジス タ76、78の内容がALU104により演算さ れる演算に対して、その演算の出力は線100を 経て、宛先レジスタを最初にロードしたレジスタ 対のなかへ戻される。他方、博報はバッファ10 6、信号線108、入力/山力(I/O)装置1 10及び信号線102を経てデータバス18から、 与えられるものであってもよい。1/0装置は、 これまでに説明した目的で、簡単に信号線108 から信号線102への短い回路と考えられてよい 。すなわち、それは本明示の現在のレベルに重要 な機能はしない。(しかし、本発明のMIL・S

べく命令レジスタ34パイプを復号し、またレジスタファイル74のなかのどのレジスタが入力パスで又は以前の機械サイクルからのALUの出力でロードされるべきかを決定する目的で命令レジスタ34のなかの二次レジスタを復号する。線100上のALU出力信号又は線102上のデータはCK2の立ち上がり縁で選択されたレジスタ又はレジスタ対のなかへロードされ、伯方宛先及び源レジスタはCK3の立ち上がり縁でロードされ

もし命令レジスタ 3 4 のなかの二次レジスタのなかの命令から復号された命令コードが外部メモリ空間からデータをロードするため又はそれにデータを記憶するためのロード/記憶命令であることが判明すると、信号線 1 1 8 及びバッファ 1 2 0 を経て源レジスタ 7 8 からオペランドアドレスパス 1 6 上へオペランドアドレス出力が与えられなければならない。制御装置 3 0 はもちろん、線1.1.8 上の信号をオペランドアドレスバス 1 6 に通す目的で、バッファ 1 2 0 をイネーブルする。

これは信号徴117a及び117b上でクロック されるCK3の立ち上がり様で生起する。ロード **現作時に、オペランドは次いでメモリからデータ** パス18上に現れ、御御装置30によりィネープ ルされたパッファ106と線108と1/011 0と信号線102とを経てレジスタファイル14 のなかへ送られる。命令レジスタ34のなかの二 次レジスクのなかに留まっているRISC命令の 宛先フィールドは、それがALU演算に関する命 令に対するものであったかのように、オペランド がロードされるべきレジスタファイル14のなか のレジスタを指定するために使用される。再び、 これは奶1図(k)の放形114に示されている ようにCK2の立ち上がり縁で生起する。 記憶操 作時に、オペランドは、宛先レジスタ76のなか ヘロードされる命令の宛先フィールドにより指示 されたレジスタからデータパス18上に供給され ۵.

ここまでは、削御装置30は、命令カウンタ3 2をインクレメントすることによりRISC命令

マルチプレクサへのいくつかの異なる人力信号の なかから選択線132、134により選択される • 選択線は二次命令レジスタを復号することによ り用窓され、またCK3の立ち上がり縁の生起時 に存在している。換言すれば、宛先及び碑レジス ク76、78が選択されたレジスタでロードされ る時、マルチプレクサが選択される。もし宛先及 び課レジスタ76、78がそれらの内容をALU 104により演算するために選択されるならば、 それらの内容が適当な演算を実行するため線!! 8及び135を経てまたそれぞれのマルチプレク サ 1 2 4 、 1 2 6 を 通じて A L U の 通当な 入力 鳩 に転送される。制御装置30は命令コードが二次 命令レジスクのなかに留まる間に命令コードを復 母することにより A L Uにより実行されるべき演 算を選択する。これは通常 C K 3 の立ち上がり縁 の少し後に生起する。ALUは加算、アンド、オ ア及び排他的オアを含む標準レパートリの演算を 行い得る。いったんマルチプレクサの出力が安定------ろデータが操作される通常の内部演算に比較して 化すると、演算は安定な出力を協う00上に与え

を取出し、レジスタファイル74のなかで演算さ れるべきレジスクを選択し且つそれらを級及び宛 先レジスタ16、18のなかへ配値することを含 めて、RISC似域のなかで種々の機能を実行す るため命令レジスタ34の一次(゜パイプ゜)レ ジスク及び二次レジスタの双方のなかに受信され た刄在の命令を復号し、またレジスタファイル? 4 のなかの選択されたレジスクのなかへ先の命令 からのALU出力信号をロードし、もしくはもし 復号されたオペランドがメモリからのロード優作 を示すならばデータバス18からのオペランドを ロードするその風能を実行するものとして説明さ れてきた。

説明されるべき次の機能は、マルチプレクサ 1 24、126の対を通じてのALU104への入 力の選択である。第一のマルチプレクサ124は 第一の入力信号で2-8を入しU104の第一の入 力嶋に与える。第二のマルチプレクサ126は粮 130上の第二の入力信号128をALU104 の第二の入力値に与える。これらの入力信号は各

るべくハードウェア内で安定化される。

\$P\$図中に示されているRISC10に対して 、本開示の現在のレベルで、すなわち本発明の第 一の局面と結び付いて、マルチプレクサ124、 126の各々が唯二つの別々の信号に応答する。 追加的な借号は本発明の第二の局面を説明するた め本闘示の他のレベルと結び付いて後で説明され る。マルチプレクサの他の入力は、関示のRIS Cレベルに対して、RISC命令及び命令アドレ - スパスと結び付けられている。こうして、マルチ プレクサ1 2 4 は制御装置 3 0 からの線 1 2 6 上 の命令信号に応答する。これは、RISC命令上 で演算を実行することが望まれた特定の概成サイ クルの第三の四分の一44の間にマルチプレクサ 124のなかへ転送される命令レジスク34の二 次レジスタのなかに留まっている即値データフィ ールドに一致する。しかし、これらは例えば、(命令のなかの)即値データフィールドよりもむし 大きな問題をおいている。レジスタ・ツー・即位

命令は後でRISC命令集合と結び付けて説明さ れる。マルチプレクサ126は、開示のこのレベ ルで、命令アドレスパス12からのEISC命令 アドレス信号にも応答する。このようなアドレス は時々操作され得る。こうして、制御装置30は 、命令コードに従って、ALUのなかでの演算の ためにマルチプレクサ124、126を辺じてA LUへの入力を選択する。制御装置30は、命令 コードに従って、ALUにより入力信号上で実行 されるべき特定の演算をも選択する。演算は、入 力が安定になった後に粮100上に安定な出力信 号を生ずるハード配額による論理回路により実行 される。これは通常、規模サイクルの後半の間及 び次の機械サイクルの第一の四分の一の間に行わ れる。ALUの出力は、第4図(k)の改形11 4の立ち上がり縁112に相当する次の過減サイ クルの第二の四分の一の立ち上がり採まで意図さ れる宛先のなかへロードされない。線100上の ALU出力信号に対する宛先はレジスタファイル 7 4 のなかのレジスタ、命令カウンタ32又はア

キュムレータ140であってよい。アキュムレー クは、シフト、乗算及び除算を実行する目的で設 けられており、また、ALU旅算の後でALU出 力倡母をレジスタファイルにロードする場合のよ うに、選択された拠域サイクルの間にCK2の立 ち上がり縁でALUの出力をロードされる。

割御装置30はシステム受信器を更新し、また 例外プログラムフロー(割込み、呼出し、飛迫し) をチェックする。適当な制御信号がこのような 場合に第3図中に示されている種々の規能エンテ ィティーに与えられる。

次に第5図を参照すると、第3図のレジスタフ ァイル74が一層詳細に示されている。内部デー タバス102は内部データバス102上の信号と 線100上のALU出力信号との間を選択する第 一の3:1マルチプレクサ150及び第二の3: 1マルチプレグザ152に導かれている。 娘10 0は、第5図では、ALU出力信号の最上位の半 分を導く信号線100aとその最下位の半分を導 く信号級100 b とに分割されている。これらの

線100a及び100bの各々は第一及び第二の マルチプレクサ150、152の双方に導かれて いる。第3図の制御装置30は、どのマルチプレ クサ150、152及びどの経路100、102 がレジスタに信号を与えるかを制御する。

レジスタファイル74自体は20個の汎用レジ スタの扉を含んでいる。レジスタファイルは信号 粮100からのALUデータもしくは(データバ ス18から山発する)信号線102からのオペラ ンドデータをロードされる。RISC命令はこれ らのレジスタ上で演算を実行する。第5回には、 二つの群に分割されたレジスタが示されており、 第一の (* 個数 ***)* 群 7 4 a (Ro~R) 4 & A 0&A2)は第一のマルチプレクサ150からの 粮154上の出力信号に応答し、また10個の汎 用レジスタを含んでいる。汎用レジスタ74りの 第二の (* 奇数 *) 料 (R 1 ~ R 1 5 & A 1 & A 3) は第二のマルチプレクサ152からの線15 a、74bのなかのレジスタのいずれかがその内

)

容を信号線162、164を経て第三のマルチプ レクサ158又は第四のマルチプレクサ160に 供給し得る。第三のマルチプレクサー58は山力 信号166を狙3図の宛先レジスタ76に供給す るための20:1マルチプレクサである。第四の マルチプレクサ16,0は線168上の出力信号を 第3回の波レジスタ78に供給するための20: 1 マルチプレクサである。

第3図の実施例では、ALUは32ピットAL Uであるが、データ及びデータアドレスパス18 、16も命令及び命令アドレスパス14、12も 16ピットである。従って、第5図の構造に対し ては、内部データパス102は16ピットであり 、ALU信号出力線100aの級上位の半分の信 号も線100b上の数下位の半分の信号も16ピ ットである。従って、マルチプレクサ出力線15 4、156も汎用レジスタ74a、74bの全て も16ピットである。20:1マルチプレクサ1 6上の第二の信号に応答する。いずれがの呼です。 5.8、1.60の各々は32ピット語を構成し、最 上位の半分は非14トのなかの10個のレジスク

の一つから取られ、また最下位の半分は群 7 4 a もしくは 7 4 b のなかのレジスタのいずれか一つから取られる。こうして、宛先及び輝レジスタ出力信号 1 6 6 、 1 6 8 は 3 2 ビット語である。

次に第6図を参照すると、第3図中に示されて いる顔モジュール78のような顔モジュールがプ ロック図で示されている。線168上の信号は3 2ピット信号であり、椋176上の上位の16ピ ット及び線!78上の下位の半分としてそれぞれ 第一の3:1マルチプレクサ180及び第二の3 11マルチプレクサ182に与えるため点174 で二つの16ピット話に分割されている。点1B 4で粮168上の32ピット語の最下位の5ピッ トは線186を経て、全てのピット演算に対する 適当なピットを選択するピットデコーダ188に 与えられる(ピットは変更される)。ピットデコ ーダ188からの32ピット語は、それぞれ第一 及び第二のマルチプレクサ180、182に与え るため、線192上の最上位の半分と線194上 の最下位の半分とに分割される。第一のマルチプ

うに、出力信号118は、もしオペランドアドレス指定機能を実行しないならば、第3図に一層良く示されているように、ALUに第一の入力信号128を与えるための命令線136とならんで、マルチプレクサ124に与えられる。

次に第1図を参照すると、第3図中の宛先モジュール76と類似の宛先モジュールがプロックので示されている。レジスタファイル74のなかのマルチプレクサ158からの線166上の山力信号上の右シフト、左シフト日ナーシフトを許す32ピットのシフターマルチプレクサ200のにはった。シフターマルチプレクサ200の出る。シフターマルチプレクサ200の出る。シフターマルチプレクサ200のように使用される一時レジスタとして有えるに使用される一時レジスタとして持れる。宛先レジスタ204の出力は線136を経て、線130上の第二の入力信号を第3図のAL

レクサ180はレジスタファイルの最上位の半分の出力を選択し、又はピット命令上のピットフィールドを選択する。それはレジスタファイルのピット16出力を符号拡張する(全て1又は0に独調する)。第二のマルチプレクサ182はレジスタファイルの最下位の半分の出力を選択する。それはパイトスワップ命令上で下位の8ピット及び上位の8ピットをスワップさせる。

U104に与えるためのマルチプレクサ126に与えられる。宛先モジュール76はメモリにレジスタを配位する以前にオペランドデータを与えるためにも使用されている。宛先モジュールはクロックあたり1ビットだけ右又は左にシフトされ得るし、またシフト、乗算及び除算機能を実行するのに使用されている。

次に第8図を参照すると、第3図中のアキュールレータ140と期似のアキュムレータモジュール210がプロック図で示されている。線1100レークレジスク216の出力信号に応答する2:11レクレジスク216の出力信号に応答する2:1・レクサは32ビットの出力信号を線220ににシンフト又は、除算及び64ビットを終すのため、左シフタトを終するカーマルチプレクサ222ではない。とされば現先レジスクと連結されているフレイア・マルチプレクサ222では、16に与えられる。アキュムレータレジスク216に与えられる。

アキュムレータモジュール210は全体としてデータの一時配位のためにも使用され得る。 乗算及び除算の結果は宛先モジュール 76及びアキュムレータモジュール 140又は210のなかで定型化される。

第3回の信号プロセッサは16及び32ピット命令を支持する二つの基本命令フォーマットを有する。命令コード(opcode)は命令の6個の最上位ピットから成っている。第1度には32命令の命令コードマトリックスが示されている。命令コードの上側の2ピット及び次に下側の3ピットはそれぞれ、命令が置かれている行及び列を近れする。二つの命令フォーマットは(1)レジスタ・ツー・即値(R1)である。6ピット命釈釈のよっての最下位ピットは、それにより命令が解釈のよっての最下位ピットに関係して各フォーマットのなかで実行され得る。

<u>邓1表</u>。

	00	01	10	11	
000	VON	ADD	AND	Stt	
001	LR.	ADDC	OR	SAR	
010	STR	AB	XOR	SCR	
011	CALL	ADDU	нот	HULS	
100	HOVC	SUB	RBR	MOVB	
101	INR	SUBB	SER	SWAB	
110	OTR	SB	TAR	DIV	
111	JCR	СИР	LRI	STRI	

レジスタ・ツー・レジスタフォーマットは 6 ビットの命令コード及び二つの 5 ビットのレジスタフィールドから成る 1 6 ビットの命令である。 レジスタフィールドは (1) 2 0 個の汎用レジスタ、 (2) 1 0 個の汎用レジスタ対又は (3) 1 個のアキュムレータのいずれか一つを選択し得る。

#39 G#3− Y	現失	1	II LSR
OXX XXX	ercs.AD .		R.S
15 10	9	5 4	

レンスタ・ツー・レンスタ宛先 (RD) 及び源 フィールド (RS) は第 2 表に従って選択され仰 る。

用2块

和先及び御フィールド沿沢

ピット フィールド 値	RD が選択する 時	RS が説択する 時	ピット フィールド. 値	RD が温化する 時	RS が選択する 時
00000	20	RO	10000	XRO	MRO
00001	RI.	Rì	10001	XR2	XR2
00010	R2	R2	10010	XR4	KRL
11000	R3	83	10011	XR6	双尺6
00100	R4	R4	19100	X RS	XAS
00101	AS CA	85	10101	XRA	XRA
00110	R6	R6	10110	XRC	XAC
00111	A7	R7-	10111	XRE	34x
81000	R#	RS	11000	AD	A0
01000	R.S	R9	11001	AL	Al
	RA:	RA	11010	- A2	SA.
01010		RB	11011	A.J	A3
01011	RS .		11100	XAO	XAD
01100	RC	RC	11101	XAZ	KAZ
01101	RD.	RD			* IHH
01110	RE	RE	11110		
01111	RF	RF	11111	ACC	ACC
			· ·		

^{■# 『}は部に対して16ピット拡張フィールドを使用する。

第3要には第5図のレジスタファイルの二つの 半郎に対して選択される組職が示されている。

东3老

16471	16501	レジスタ対

R0	Rl	XRO
R2	R3	XR2
R4	R5	XR4
R6	R7	XR6
RÐ	R9	XR8
RA	RB	XRA
RC	RD	XRC
RE	RF	XRE
AO	Al	XAO
A2	A3 ·	XA2
	ACC]

要の左側の(16ピット)列は10個のレジスタ74aに相当し、衷の右側の(16ピット)列は10個のレジスタ74bに相当する。前記のように、レジスタは32ピット語を形成するため対として作動するように選択され得る。レジスタ対に対する命名は第3衷に示されており、またレジスタ・ツー・レジスタ命令のなかのレジスタフィールドによる選択のために第2変中に反映されて

特開昭63-192135 (18)

いる。A0~A3レジスタは一般に中間結果を保持するために使用される。

レジスタ即値フォーマットは 6 ビットの命令コードと一つの 5 ビットのレジスタアドレスと即値 命令を示す 5 ビットのコードと 1 6 ビットのデー タフィールドとから成る 3 2 ビットの命令である。

イーに合命 8en	宛先		Ü	データフ	ールド LSB
0 XX XXX	RO		11110	↓ 6 ピ 即値	7 1
31 26	25	21 2	0 16	15	

レジスタ/アキュムレータ・ツー・即値フォーマットは命令コードマトリックスの命令を全て包含する。レジスタ/アキュムレータフィールドは第2 表中に示されている R D フィールドとして選択され得る。

RISC命令集合

アドレス	•	レジスタ		影響される
<u> </u>	556年	####	CPINV	レジスタ
, RR	ER, CR VON	RD < R9	. ••••	AD .
RR	LR RD,RS	IF (RS - SP) THEN		RD,SP
		RE < RE +-1;	•	
		AD < ((RS))		
		(F (RS I= SP)		
		THEH		
		RS < ([RS];		
RR	STR RD,RS	IF (RS - SP)	****	RS,SP
		THEN		
		RS (RS - L)		
		RS < {{RD}}		
		IF (RS 1- SP)		
		THEN		
		RS < @[RD];		
RR	CALL RD, RS	RD < PC + 2	••••	PC, SP
		PC < RB		
RR	HOVE RD, AS	RD < RS	OPINO	RD, SW
AR	INA RD,RS	RD < ((RE))	••••	RD, 87
RR	OTA RD, AS	(AS) < AD)		87

RR	JCR W.RS	LF (SH - H)	••••	PC
		THEN		
		PC (PC + RS)		
		ELSE		
		PC < PC + 1;		
RR	ADD RD, RS	RD < RD + RS;	CPINV	RD, SW
RR	ADOC RD,RS	RD < RD + RE + C1	CPINY .	RD, SH
RR	AB RD,RS	RD7-0 < RD7-0	CPIHY.	RD, SW
		+ RS ₇₋₀ 1		•
RR.				
**	ADDU KD.KS	RD (RD + RS;	CLIM.	RD, SW
RR	5110 00 00			
**	SUB RD,RS	RD < RD + RS + 1;	CPIHV	RD, SW
88	4445 50 50	RD < RD + RS + CI		
***	********	NO 4 ND + NB + CI	CPINV	RD, SW
RR	45 50 55			
**	DS NO,RS	RD ₇₋₀ < RD ₇₋₀ + RS ₇₋₀ +1;	CASNA	RD, SH
RR	CHP RD. RS	RD : RE;	OPIN*	814
**	XOM AD, RS	RD < RD @ RS;	OPIN*	AD, SW
AR	NUT ND, RS	RD < RSI	OPIN'	RD, SW
	*** ** **	I (ER)TIB GHA GR> GR		
RR	MUIL AD, RE	RD C RD AND BIT(RS);		RD

RR	SBR RD,RS	RD < RD AND BET(RS):	••••	RD
RR	TBR RD,RS	ALU < RD AND BIT(RS);	OPIH.	SH
RR	CRE RD, RS	'RD < (RS);	••••	RD CA
RR '	SER RD,RS	RO < RO SHIFT (RS);	OPTH*	RD, SW
RR	SAR RD, RS	RD < RD SHIFT (RS);	OPTH*	RĎ, SW
RR	SCR RD, RS	RD < RD SHIFT (RS);	OPZH*	RD, SW
RR	HULS RD, RS	RD < RD * RS;	****	RD, SH
RR	HOVE RD,RS	RD7-0 < RS7-01	•••••	RD
AR	SWAR RD,RS	RD ₁₅₋₈ < RB ₇₋₀ ; RD ₇₋₀ < RB ₁₅₋₈ ;	•••••	RD
AR	OLV RD,RS	RD < RD / RS;	••••• .	RD
AR	STRI RO,RS	*(RS) < (RD);	•••••	none

命令組合の詳細な説明

以下に説明されるRISCの令の各々はレジスタ・ツー・レジスタフォーマットに対して説明される。しかし、各々が命令コードの第6又は低下位ピットの状態により指定され得るレジスタ・ツー・即位フォーマットの等価物を有することは理解されよう。

移動命令 (MOV) は源レジスタ (RS) の内容が宛先レジスタ (RD) のなかへ移動されることを許す。

ロードレジスタ命令 (LR) はRSにより指示されたメモリ位置の内容をRDへ移動する。もしRSがスタックポインタ (SP) であれば、SPがロード以前にインクレメントされる。

記憶レジスタ命令 (STR) はRSにより指示 されたメモリ位置のなかへRDの内容を記憶する 。もしRSがスタックポインタ (SP) であれば 、SPがデクレメントされる。

呼出し命令 (CALL) はRD により指示されたレジスタのなかへプログラムカウンタの内容 + 2をロードする。RSの内容は次いでプログラムカウンタのなかへ移動される。

移動及び協合状態命令 (MOVC) はRS及び RDの内容を移動する。

入力レジスタ命令(『NR)は『/Oサイクルを規定する。RSにより指示された『/O位置の内容をRDへ移動する。伯方、もしレジスターツ

一・即値の令フォーマットがこの命令に対して規、定されていれば、内部サイクルが指示され、それにより内部(一〇位置がRDへ移動される。これらの内部位置の要約は下記の第4要に示されている。本明細書の現在の部分はRISC、CISC又は本発明の第二の局面からRISC又は本発明の取二の局面を記述的に完全に分別することは往を困難であり、実施例は双方を担み合わせるに必要がはよう。第4要中に関示される場でははははいい。してまた本発のの第一の局面に戦略のために本明によったない。しかし、それらは結合性のために本明によの自動で理解されべきである。

屏 4 鸯

77	٠,	K 7	1-14 B	(RS)
_ , ,	-	r /	4 - 10 1	111 31

(h e x)	新时纪号	コマンド
10	-	予約されている
11	EAO	有効アドレス 0
12	EAl	有効アドレス 1
13	EA2	有効アドレス 2
14	PI '	保留部込み
15	MK	マスクレジスタ
16	rt .	故様レジスタ
17	SW	U.1216
10	E R.S	命令レジスタ 源フィールド
19 .	IRD	命令レジスタ
1A	-	予約されている
19	-	予約されている
1c	PC	プログラムカウンタ
10	PEPE	パイプレジスタ
16	PCREL	PC相对的
LF	-	予約されている

10.予約されている。

11. 有効アドレス 0 (BA0): RISC アーキテクチュアにより実現されないMIL·S TD·1750アドレス指定モード、すなわち直 接及び直接指揮付け(D、DX)アドレス指定モ ードを実現するために使用される。MIL·ST D・1750命令レジスク発先フィールド(IR D) により指示されるレジスタはパイプレジスタに加えられる。結果は選択されたアキュムレータ (A) のなかに記憶される。M l L · STD · l 7 5 0 パイプレジスタは次いでM l L · STD · l 7 5 0 プログラムカウンタにより指示されたメモリ位置の内容をロードされる。プログラムカウンタはポストインクレメントされる。

12. 有効アドレス 1 (BA1):RISC アーキテクチュアにより実現されないMIL·S TD·1750アドレス指定モード、すなわちな 胚相対 (B) アドレス指定モードを実現するため に使用される。MIL·STD·1750命令レ ジスタ基底フィールド (IRB) により指示され るレジスタは命令レジスタ (1R) の下位8ビットに加えられる。結果はAのなかに記憶される。

13. 有効アドレス 2 (EA2): RISC アーキテクチュアにより実現されないMIL-S TD-1750アドレス指定モード、すなわち基 底付き指復付き (BX) アドレス指定モードを実 現するために使用される。MIL-STD-17 5 0 命令レジスタ基底フィールド (IRB) により指示されるレジスタは IRDフィールドにより指定されたレジスタに加えられる。結果はAのなかに記憶される。

14. 保留割込み (PI) を読む: MIL・STD・1750により指令されるが、RISCもしくはCISCエミュレーションモードで使用される。保留割込みレジスタ (PI) の内容がAのなかに記憶される。

15. マスクレジスタ (MK) を挑む: MIL STD-1750により指令されるが、RIS CもしくはCISCエミュレーションモードで使 用される。マスクレジスタ (MK) の内容がAの なかに配望される。

16. 故障レジスタ (PT) を読む: MIL・STD・1750により指令されるが、RISCもしくはCISCエミュレーションモードで使用される。故障レジスタ (FT) の内容がAのなかに記憶される。

17. 状態語 (SW) を読む: MIL-STD

し・STD・1750プログラムカウンタにより 指示されたメモリ位置の内容をロードされる。プ ログラムカウンタはポストインクレメントされる。

1 E. プログラムカウンタ相対的(P C R C L
)を読む: M I L - S T D - 1 7 5 0 命令レジス
ク 2 3 0 のなかの 8 ピットフィールドを取り、 それを M I L - S T D - 1 7 5 0 プログラムカウン
ク 2 3 4 に加える。 結果は A のなかに記憶される。
1 F . 予約されている。

出力レジスタ命令(OTR)はRSにより指示された1/O位置のなかへRDの内容を記憶する。これは1/Oサイクルに相当する。しかし、もしレジスタ・ツー・即値命令フォーマットがこの命令に対して指示されるならば、内部サイクルが指示され、それにより内部1/O位置がRDへ移動される。これらの内部1/O位置の要約は下記の第5 表に示されている。

・1750モードに対して飲み使用される。 MI L・STD・1750状態語レジスタ (SW) の 内容がAのなかに記憶される。

18. 命令レジスタ級フィールド (IRS) を 読む: MIL - STD - I750プログラムレジ スタ230の4ピットIRSフィールドがAのな かに記憶される。

19. IRDフィールド (IRD) を読む: M IL-STD-1750プログラムレジスタ23 0のなかのもピット1RDフィールドがAのなか に配切される。

1A.予約されている。

1B.予約されている。

1 C. プログラムカウンタ (PC) を読む: M I L - S T D - 1 7 5 0 プログラムカウンタ 2 3 4 の内容がAのなかに記憶される。

I D. M (L - S T D - I 7 5 0 命令パイプレジスタ (P I P B) を読む: M I L - S T D - I 7 5 0 命令パイプレジスタ 2 3 2 内容が A のなかに記憶される。このパイプレジスタは次いでM I

那5去

(hex)	后岭纪号	コマンド
10	CLFT	故臓レジスタをクリア
11	PCL	プログラムコウンタロード
12	ENAL	部込みをイネーブル
13	DSRL	利込みをディスエーブル
14	SPI	保留を込みをセット
13	SMK	マスクレジスタをセット
16	SFT	故様レジスタをセット
17	SSM	状態語をセット
LA	IRS	命令レジスタ
		源フィールド
19	_IRD	命令レジスタ
		充先フィールド
1.4	INCS	IRSフィールドをインクレメン
10	INCO	IRDフィールドをインクレメン
ıc	IRL	命令レジスタをロード
LD	ERLD	命令レジスタをロード
le	CCOFF	条件コードをディスエーブル
10	RPE	保留を込みをリセット

10. 故障レジスクをクリア (CLPT): R ISCもしくはMIL-STD-1750エミュ レーションモードで使用し得る。16ビットの故 聞レジスクの内容が0にリセットされる。 11. プログラムカウンタをロード (PCL): MIL·STD·1750プログラムカウンタ234がAの内容をロードされる。

12. 別込みをイネーブル(ENBL): MI L-STD-1750により指令されるが、RI SCもしくはCISCエミュレーションモードで 使用される。このコマンドはマスクアウトされて いない全ての割込みをイネーブルする。

13. 耐込みをディスエーブル(DSBL):
MIL・STD・1750により指令されるが、
RISCもしくはCISCエミュレーションモードで使用される。このコマンドはDSBL命令の
実行の開始時に(ディスエーブルされ得ないよう
に定義されているものを例外として)全ての割込みをイネーブルする。一般にINT0一電源度失
、INT1ー機はエラー、及びINT5一実行呼出しがディスエーブルされ得ない唯三つの割込み
である。

14. 保留割込みレジスタをセット (SPI): MIL·STD·1750により指令されるが

SCもしくはCISCエミュレーションモードで 使用される、故障レジスタ(FT)の内容はAの 内容をロードされる。『1』のビット値は特定の 故障をセットする。故障レジスタの必要条件に対 するセクション4を参照。

17. 状態語をセット (SSW) : MIL - S TD - 1750 状態語 (SW) がAの内容をロードされる。

18. IRS (命令レジスク邸フィールド) フィールドをロード (IRS): MIL-STD-1750命令レジスタ230の4ビットのIRSフィールドがAのビット5~8をロードされる。

)

19.1RD(命令レジスタ宛先フィールド)フィールドをロード(IRD): MIL-STD・1750命令レジスタ230の4ビットのIRDフィールドがAのビット1~4(ビット1はLSB)をロードされる。

1 A. 1 R S フィールドをインクレメント (1)
N C S) : M I L · S T D · 1 7 5 0 の P R 2 3
0 のなかの 4 ビットの 1 R S フィールドがインク

、RISCもしくはCISCエミュレーションモードで使用される。このコマンドはAの16ビットの内容を保留割込みレジスタへ山力する。もし割込みマスクの対応するビット位位に「1」が存在すし、(PI及びMKの双方のなかの同一のビット集合)、且つ割込みがイネーブルされれば、割込みは次の命令の実行の後に生起する。

15.割込みマスクレジスクをセット(SMK):MIL・STD・1750により指令されるが、RISCもしくはCISCエミュレーションモードで使用される。このコマンドはAの内容を割込みマスクレジスクへ転送する。対応するビット位置の"1"は割込みの生起を許し、また"0"は、マスクされ得ないものとして定義されているものを例外として、割込みの生起を阻止する。一般にINT0-電源喪失、INTI-吸ばエラー、及びINT5-実行呼出しがディスエーブルされ得ない唯三つの割込みである。

1.6. 故障レジスタをセット (SFT) : MI L·STD·1750により指令されるが、RI

レメントされる。

1 B. I R D フィールドをインクレメント (I N C D): M I L - S T D - 1 7 5 0 の P R 2 3 0 のなかの 4 ピットの I R D フィールドがインクレメントされる。

1 C. 命令レジスタをロード(IRL):MIL):MIL・STD・1750のプログラムレジスタ230内容をロードされる。RISCプログラムフローが(もし割込みが保留中であれば)割込みベクトルに、もしくは(MIL・STD・1750のPR230の上位8ビットにより規定される)マップベクトルに転送される。MIL・STD・1750のパイプレジスク230が次いでMIL・STD・1750のプログラムカウンタ234により指示されたメモリ位置の内容をロードされる。プログラムカウンクが234ポスト・インクレメントされる。条件付き状態フィールドがイネーブルされる。

1 D. 命令レジスタをロード (IRLD): M IL·STD・1750のプログラムレジスタ 2 3 0 がパイプレジスタ 2 3 2 の内容をロードされる。R I S C プログラムフローか (M I L · S T D · I 7 5 0 の P R 2 3 0 の上位 8 ピットにより 規定される)マップベクトルに転送される。M I L · S T D · I 7 5 0 のプログラムカ 次いで M I L · S T D · I 7 5 0 のプログラムカウンタ 2 3 4 により指示されたメモリ位置の内容をロードされる。プログラムカウンタ 2 3 4 がポスト・インクレメントされる。条件付き状態フィールドがイネーブルされる。

1 B. 条件コードをディスエーブル (CCOFF): MIL・STD・1750の状態語 (SW)の条件付き状態フィールドが、変更され得ないように、ディスエーブルされる。

1 F. 保留割込みをリセット (RPI): MIL·STD·1750により指令されるが、RISCもしくはCISCエミュレーションモードで使用される。Aのなかのセットされた各ピットに対して、その対応する副込みピットがリセットされる。

飛越し・条件付きレジスタ命令(JCR)は染件付き飛越し命令であり、もしCCフィールドに対応する論理。1。パターンがCCフィールドとCSフィールドとのピット・フォア・ピットのアンド演算の結果であるならば、即値フィールドがプログラムカウンタに加算される。5ピットの条件状態フィールドは参照符号。VCPZN。を付されており、ここでVはあふれ、Cは衍上げ、Pは正、Zは0、Nは負を意味する。それらはALUによりセット又はリセットされる。CCフィールドはRISC命令レジスタ3人のRSフィールドである。個々のCCコマンドが第6契に示され

郊6表

CC71-NH BIKLAD

<u>CC77</u>	-ルド RKL&件	<u> </u>
NOP	•••	F
00001	0より小さい	JC LT.RS
00010	0に等しい	JC EQ.RS
00011	0より小さい/0に等しい	JC LE,RS
00100	0より大きい	JC GT,RS
00101	りに符しくない	JC HE.RS
00110	0より大きい/0に等しい	JC GE,RS
00111	想条件	***
10111	防上げセット	JC CY,RS
01001	折上げ又はして	JC CLT, RS
01010 -	防上げ又はEQ	JC CEL.RS
01011	桁上げ又はしE ・	JC CLE, RS
01100	折上げ又はGT	JC CGT, RS
01101	領上げ又はNB	JC CHE,RS
01110	間上げ又はGE	JC CGE, RS
01111	無条件	*** ',
10000	あふれセット	JC V.RS
10001	あふれ又はしてり	JC VLT.RS
10010	あふれ又はEQ0	JC VE.AS
10011	あふれ又はしE0	JC VLE, RO
10100	あふれ又はGT0	JC VGT, RE
10101	あふれ又はNE 0	JC VNE, RS
10110	あふれ又はGE 0	JC VGE, RS
10111	無条件	*** '
11000	あふれ又は衍上げセット	JC VC, RS
11001	あ よれ又は川上げ又はして 0	JC VCLT.RS
11010	あよれ又は併上げ又はEOO	JC VCEQ, RS
. 11011	あふれ又は衍上が又はLEO	JC VCLE, AS
11100	カムれ又は衍上げ又はCTO	JC VCGT, RE
11101	カムれ又は衍上げ又はNE0	JC VCHE,RS
11110	カチれ又は们上げ又はGEO	JC VCGE,RS
11111	用条件	***

加算レジスタ命令(ADD)はRSの内容をRDの内容に加える。結果はRDのなかに記憶される。あふれ条件は、もしオペランドが同一の符号を育し且つ結果が反対の符号を育するならば、生起する。

w daments -

折上げ付き加算レジスタ命令(ADDC)はRSの内容をRDの内容に加える。結果は、もし桁上げフラッグがセットされているならば、インクレメントされる。結果はRDのなかに配復される。あふれ条件は、もしオペランドが同一の符号を有し且つ結果が反対の符号を有するならば、生起

加算パイト命令(AB)はRSの下位パイト内容をRDの下位パイト内容に加える。パイト結果はRDの下位パイトのなかに配復される。あふれ条件は、もしパイトオペランドが同一の符号を育し且つパイト結果が反対の符号を育するならば、生起する。

加算レジスタ無符号命令(ADDU)はRSの 内容をRDの内容に加える。結果はRDのなかに 記憶される。あふれ条件は影響されない。

減算レジスタ命令(SUB)はRSの内容をRDの内容から差し引く。結果はRDのなかに記憶される。あふれ条件は、もしオペランドが反対の符号を有し且つ結果がRSと同一の符号を有するならば、生起する。

借り付き減算レジスタ命令(SUBB)はRSの内容をRDの内容から差し引く。結果は、もし衍上げフラッグがクリアされているならば、デクレメントされる。結果はRDのなかに記憶される。あふれ条件は、もしオペランドが反対の符号を有し且つ結果がRSと同一の符号を有するならば、生起する。

減算パイト命令(SB)はRSの下位パイト内容をRDの下位パイト内容から差し引く。パイト結果はRDの下位パイトのなかに記憶される。あ よれ条件は、もしパイトオペランドが反対の符号 を有し且つパイト結果がRSと同一の符号を有す るならば、生起する。

比較レジスタ命令 (CMP) はRSの内容をR

されるピットとの関係が示されている。RSのなかの最下位5ビットが、クリアされるべきピットを決定するのに使用される。他のピット値は重要でない。

第7表

RS内の植		•		
ns B	LSB	RS内でク!	7	されるピット
0000 0000 0000 00	00	31		MS B
0000 0000 0000 00	01.))	,	
0000 0000 0000 00	10		J	
·		T		
0000 0000 0001 11	01	;	ŧ	
0000 0000 0001 11	10	- { ;	i	
0000 0000 0001 L1	11	- 1	•	LSB

レジスタ内ピットセット命令(SBR)は、RSのなかの値に従ってセットされるべきRDのなかのピットを選択する。下記の第8妻には、RSのなかの値とRDのなかでセットされるピットとの関係が示されている。RSのなかの母下位5ピットが、セットされるべきピットを決定するのに使用される。他のピット値は重要でない。

Dの内容と比較する。もしR DがR S よりも大きいならば、P 条件コードがセットされる。もしR D - R S であれば、 Z 条件コードがセットされる。もしR DがR S よりも小さいならば、P 条件コードがセットされる。

論理アンドレジスタ命令(AND)はRSの内容とRDの内容とのアンド演算をする。結果はR Dのなかに記憶される。

論理オアレジスタ命令(OR)はRSの内容と RDの内容とのオア演算をする。結果はRDのな かに記憶される。

論理排他的オアレジスタ命令(XOR)はRSの内容とRDの内容との排他的オア資館をする。 結果はRDのなかに記憶される。

論理否定レジスタ命令(NOT)はRSの内容の1の補数をRDのなかに記憶する。

レジスタ内ピットリセット命令(RBR)は、 RSのなかの値に従ってリセット(クリア)されるべきRDのなかのピットを選択する。下記の邪 7表には、RSのなかの値とRDのなかでクリア

108表

RS内の領		1	
.	LSB	RD内でセットさ	nsey
0000 0000 0000	0000	31	HSB
0000 0000 0000	0001	30	
0000 0000 0000	0010	29	
		Ť	
0000 0000 0001	1101	2	
0000 0000 0001	1110	. 1	
0000 0000 0001	1111	0	LSB

レジスタ内ピットテスト命令(TBR)は、RSのなかの値に従ってテストされるべきRDのなかのピットを選択する。下記の第9投には、RSのなかの値とRDのなかでテストされるピットとの関係が示されている。RSのなかの版下位5ピットが、テストされるべきピットを決定するのに使用される。他のピット値は重要でない。もしテストされるべきピットが0であれば、状態語のなかの2ピットがセットされる。

5万9安

RS内の値	•	1
K93	LSD	RU内でチストされるビッ
0000 0000 000	0 0000	JI MOD
0000 0000 000	0 0001	30
0000 0000 000	0 0010	<u></u>
0000 0000 000	1 1101	1.
0000 0000 000		1 1 1
0000 0000 000	1 1111	O LSB

ロード命令レジスタ命令(LRI)はRSにより指示された命令メモリ位位の内容をRDのなかに記憶する。

ンフト論理レジスタ命令(SLR)はRSの内容により選択されたビットの数だけRDの内容を論理的にシフトする。RSの下位5ビットがシフトカウント及び方向を選択する。従って、シフト操作のために、可能なシフトの及大数は32である。RSの6ビットは通常又は拡張シフトを選択する。それがRSのビット16と反対の符号である時、拡張シフトモードが選択される。拡張シフ

シフト算術レジスタ命令(SAR)はRSの内 容により進択されたビットの数だけRDの内容を **算術的にシフトする。もしRDの符号が左シフト** の間に変化すれば、あふれが生起する。RSの下 位5ピットはシフトカウント及び方向を選択する • 従って、シフト操作のために、可能なシフトの 吸大数は32である。RSの6ピットは週常又は 拡張シフトを選択する。それがRSのピット16 と反対の符号である時、拡張シフトモードが選択 される。拡張シフトモードでは、一時レジスタ (TA) はシフトされるべき値の上位32ピットを 含み、またレジスク対RDは下位32ビットを含 む。拡張シフトを使用して、64ピットがシフト され得るが、命令あたりは32回のみである。シ フト倫理レジスタ命令 (SLR) と結び付けて示 された第10要は、SAR命令に対して、実行す べきシフトの方向及び数を決定する時にRSの値 をどのように選択するかを示すのにも使用され得 **5.**

シフトサイクルレジスタ命令 (SCR) はRS

トモードでは、一時レジスク(TA)はシフトされるべき値の上位32ビットを含み、またレジスク対RDは下位32ビットを含む。拡張シフトを使用して、64ビットがシフトされ得るが、命令あたりは32回のみである。下記の第10契には、実行すべきシフトの方向及び数を決定する時にRSの値をどのように選択するかが示されている。

那10老

	1 4155		1 返返	
方向	(AS) hex	シフトの#	(RS) hex	シフトの井
1	0000	'	0030	1
	0001	(2	0021	2
. π.	: ا	ŗ (Ţ
1 1	1		l	T
Į i	001E	ນ	3000	31
	0017	32	0036	31
<u> </u>	FFEO	33 -	FFCO	32
	FFEL	וונ	rrcı	31
右	:	Ļ		Ţ
		1 }	1	T
. .	FFFE	1 2 1	FFDE	1 2
	FFFF	1 1	repr	1

乗算レジスタ命令(MULS)はRSの内容に よりRDの内容を乗算する。

移動レジスタ内パイト命令 (MOVB) はRS の下位パイト内容をRDの下位パイト内容のなか ヘロードする。 スワップレジスタ内パイト命令(SWAB)は RSの下位及び上位パイト内容をそれぞれRDの 上位及び下位パイト内容のなかへロードする。

除算レジスク命令(DIV)はRSの内容によりRDの内容を除算する。比はRDのなかに記憶される。残余はTAのなかに記憶される。

記憶レジスク命令コード命令(STRI)はR Sにより指示された命令メモリ位置のなかへRD の内容をロードする。これは命令メモリサイクル である。

RISC CISC

再び第3図を参照すると、伏蛇語(SW)レジスク、保留割込み(PI)レジスク、割込みマスク(MK)及び故障レジスタ(PT)の形態でシステム状態を含んでいるCISCに対する追加的な特徴が「ノOIIOにより得られることが思い出されよう。これらは全てMIL排他的オア回路「STD排他的オア回路1750により定められている。RISCと結び付けて先に説明したように、それはオペランドデータをレジスタファイルに

選択するのに使用されたことは思い出されよう。 それは、CISCエミュレーションモードで、信 号線238を経てレジスタファイルにCISCプログラム命令を連係する追加的特徴を提供する。 間様に、マルチプレクサ126は信号線240を 経てレジスタファイルにCISCプログラムアド レスを連係するのに使用される。

任意の所与のCISC応用プログラムに対して、プログラムカウンク234は、 類似の仕方での実行のためにパイプ232のなかに受信される各類次CISC命令を通じてインクレメントする。各CISC命令が受信されるにつれて、 それにはなると、2 を経て関御装置30mに与えられ、それにより復号される。 制御装置は、 RISC命令受信された特定のCISC命令をエミュレートするため第2図のPROM20のなかに配憶されていまたの第1SCアドレスを **ルックアップ ** する。このRISCの第一のアドレスが借号線24

)

迎係するのにも使用される。 エミュレーションの ために使用されるRISCに対して、CISCプ ログラムレジスタ230が、現在実行されている CISCプログラム命令を保持するのに使用され る一時レジスタとして投けられている。これらの 命合はCISC命令。パイプ。232から受信さ れる。このパイプ232は、CISCプログラム カウンタによりアドレス指定されてパッファ10 6、信号線108及び1/0110を経て与えら れるCISC命令をデータパス18を経て受信す る。CISCプログラム命令アドレスは、対応す るCISCプログラム命令をパイプ232のなか ヘロードする以前にCISCプログラムレジスタ 234のなかに一時記憶される。プログラムカウ ンタはそのCISC命令アドレスを、調御装置3 0 a により削御されるパッファ 2 3 6 を経て命令 パス16上に与える。 ·

基本BISCのマルチプレクサ124が、算断 及び論理演算のため及びレジスタファイルへの命 合データの連係のためにALUへの第一の入力を

与えられ、そこから次いでRISC命令アドレスパス12上に置かれる。所望のRISC命令アドレスいて命令パス14上に現れ、また前記のように復得且つ実行される。命令カウンタは次いでこのの中央で、すなわち制御装置30aにより制御されてエミュレーション群の開始時にRISC命令をアドレス指定するためCK3の立ち上がり縁でインクレメントされる。クロックは246は、CK3の立ち上がり縁で高レベルになる。クロックはエミュレーション群の第一の命令以外の全ての命令に対してCK1でインクレメントされる。

群のなかの第一のRISCエミュレーション命令で命令カウンタをロードする以前の以城サイクルの間、パイプ232及びプログラムレジスタ230は、それらのそれぞれの内容を適当な宛先に、すなわちプログラムレジスタ230の内容を制御装置30aに、またパイプ232の内容を(もし適当であれば)マルチプレクサ124に与える目的でCK1の立ち上がり縁でクロックされてい

る。すなわちこのCKIの立ち上がり様でプログ ラムカウンタ234がクロックされる。こうして 、特定の拠域サイクルの間にCISC22のなか ヘクロックされる新しいCISC命令に対して、 対応するほ初のRISC命令アドレスかRISC 命令カウンタ32のなかヘロードされる以前に半 サイクルの迅延が存在する。

基本RISCと結び付けて以上に説明された命 令集合を使用してこの仕方で実行されるCISC の例は後で示される。追加的な例は不必要である • なぜならば、熟練したプログラマーは、CIS・ C命令の集合を与えられて、RISCエミュレー ション群の対応する集合を容易に構成し得るから である。

例として選択されるCISC命令集合は、命令 コードの一つが直接アドレス指定モードのなかの A命令集合である(1980年7月2日付けのM IL-STD-1750Aの第89頁の5.55節 を参照)。そのモードのなかで、加算のためには

位16ピット (ADDR) はパイプ232に与え られる。もちろん、示されている実施例では、こ れらの命令が受信されるオペラントデータバスは 単に16ビットのバスであり、上半及び下半が別 々に送られなければならないことは理解されよう ・いずれの場合にも、プログラムレジスタ230 のなかの上半は線242を経て制御装置30aに 与えられ、そこで復号され、また特定のCISC. 命令をエミュレートするためRISCエミュレー ション群の関始アドレスを示す適当なRISCア ドレスが線244を経てR!SC命令カウンク3[™] 2に与えられる。

MIL-STD-1750Aの単梢度整数加算 をエミュレートするための第一のこのような-R-1---SC命令は下記の通りである:

INR AO, EAI

上記の命令に従って、パイプ232のなかに留 まっている下位16ピットのアドレスが次いでマ ルチプレクサ124及びALUI04を経てレジ 💛 て、パイデ232及びレジスク230からの次の スタファイル14のレジスタA0のなかへ送られ

、導き山されたオペランドがRAレジスクの内容 に加算される。結果 (2の補数和) はレジスタ R 人のなかに配位される。フネーマットは下に示さ れている。

フドレス 前時記号 A MA, ADDR AD RA RX ADDR

8ピットの命令コードは"加算直接"流算コー ドである。 4ビットのRAフィールドは、導き出 されたオペランドが加算され且つ結果が配位され るレジスタを指定する。RAフィールド(4ビッ ト) はインデックスレジスタである。16ピット の加算器フィールドは導き出されたオペランドを 得るために設けられている。こうして、示されて いる命令は、郊2図の命令パス24がアクセスし たMIL・STD・1.750によるメモリ空間の 単構度整数加算であるMIL・STD・1750~~ なかに記憶され得る。それはデニタンペス18を経 て与えられ、また上位16ピットは復号のために 株242を経て制御装置30aに与えるためプロ グラムレジスタ230のなかへ与えられ、また下

る。

命令カウンタ32が次いで下記のような次のエ ミュレーション命令をアドレス指定するためイン クレメントされる:

LR A1. A0

上配のロードレジスタ命令は、A0のなかに図 まっているアドレスにより指示されるメモリ位置 の内容がA1へ移動されるメモリサイクルである **。この群のなかで実行されるべき次のRISCエ** ミュレーション命令は下記の通りである:

ADD IRS. A1

上記の加算レジスク命令はPR・s・フィール ド(イピット)により指示されたレジスタの内容 を取り、またそれをレジスタA1の内容に加える - 加算の結果はPR * s * フィールド(16の* R * レジスタの一つ) により指示されたレジスタ のなかに記憶される。この群に対する次の最後の RISCエミュレーション命令は、基本的に言っ CISC命令を収る。それは下記の通りである:

OTR AO. IRL

こうして、MIL・STD・1750Aの命令の各々が第2図のPROM20のなかに記憶されているRISC命令の群としてエミュレートされ得る。プログラミングの分野の当業者にとって、それぞれ復合命令集合の命令の一つをエミュレートするためのRISC命令の程々の呼を構成することは簡単である。従って、RISCコードでエミュレートされる全てのMIL・STD・1750Aの命令の例はここには示されない。示された例で十分である。

MIL・STD・1750C!SCをエミュレートするためのR!SCエミュレータを設計するために本アプローチを使用することにより特別な 追加的な利点が得られる。 第2回に示されている 2 チップ解決では、PROM20がユーザー固有の特別なユーザーにより定題された概慮を定題するのにユーザーにより使用され得る。 1986年9月29日付けのM!L・STD・1750Bのドラフトバージョンの第147頁には、"特殊"

してユーザー固有のビルトイン機能を非常に安価 に製造し得る。これは従来のアプローチを使用し ては可能でなかった非常に望ましい特徴である。

设計方法

本乳切の第三の周面によれば、複合命令集合計算機(CISC)アーキテクチュアを実現するための設計方法が提供される。CISCを設計する現在の方法はいくつかの異なる形態をとる。第一のアプローチでは、単一レベル制御を使用して全ての命令が実現される。換音すれば、実行は例えば28000に使用されているようなハードウェアにより制御される。第9図には、CISC命令集合アーキテクチュア300が"ハード配線による"制御装置302を介して実現されるこのようなアプローチが示されている。

)

他のアプローチでは、2レベル制御を使用して全ての命令が実現される。換言すれば、実行はハードウェアのマイクロコード(ファームウェア) 制御により制御される。第10回には、信号線306上の命令を介してファームウェア308へ供 アドレス指定モードに対するピルトイン機能命令 が記載されている。この命令はユーザーにより定 遊された特殊な演算を呼び出す。命令はそれにす ぐ続く一つ又はそれ以上の追加語を使用し得る。 その数及び解釈は B ピットの命令コード拡張によ り決定される。市阪品のMIL-STD・175 0 チップに刻してこのようなビルトイン機能を与 えるための現在のアプローチは、特別に要求され るビルトイン機能を組み入れるため朋客メイドの アプローチに従ってシリコン上に縮小されなけれ ばならない製造者からの特製チップを顧客が特別 に注文することである。これは非常に製用がかか るアプローチであり、費用が制約されている多く の応用にはオプションであり得ない。しかし、本 発明のアプローチを使用すれば、ユーザーはRI SCの令集合の可能性を知らされ、またユーザー 固有のビルトイン機能をPROM 20に格納する ためのソフトウェアのなかにプログラムし得る。 こうしてユーザーは、RISCハードウェア10 のなかで寒行されるRISCソフトウェアを使用

給されるCISC命令集合アーキテクチュア30 4が示されており、ファームウェア308が残余の実行機能を信号線312を経てハードウェア制御装置310へ通す。このようなアプローチの例はモトローラ68000である。

別のアプローチでは、たいていの命令は2レベル制御を使用して実行され、残余の命令はソフトウェアを使用して実行される。このアプローチは第11図に示されており、CISC命令協合アーキテクチュア31.4に匹する複合命令はファームウェア制御31.6とソフトウェアエミュレーションの結果を示す複320上の信号とに応答する。残余の制御をはハード配線による制御整置324のなかで実行される。このような実現の例はマイクロヴァックスである。

第12図には、複合命令集合計算機アーキテク

チュアを実現するための本発明による方法が示さ れている。このアプローチでは全ての命令が2レ ベル制御を使用して実行され、実行はハードウェ アのソフトウェア制御により制御される。例はR ISCによりエミュレートされるMIL・STD ・1750AのCISCに対して先に示されてい る。ソフトウェアエミュレーションは、従来の堪 合のように、ソフトウェアインタブリタを必要と する.ソフトウェア解釈は迎い。さらに、全ての 命令は実行され得ない。ここに閉示される方法は MIL·STD·1750、VAX、NEBUL Aなどを含む多数のCISC命令集合に適用され る。このアプローチでは、先ずRISC設計フィ ロソフィを使用して (ハード配線による) 単一レ ベル制御が構成される。そうする間に、投針者は RISC(ハード配線)命令集合の実行を強大化 するべく試みる。いったんRISCがハードウェ ア段計されると、それはシリコンへの縮小のため に工場に送られ得る。設計者は次いで、上記の例 で説明したように、RISC命令を使用してCI

初の設計からワーキングコントロールまでの特間 がはるかに少なくてすむ。

第13図は本発明の第三の局面による設計ステップを示すブロック図である。RISCは先ずステップ340で設計される。いったんハードウェア設計及びRISC命令集合が決められると、次のステップ342は製造のための設計に送られる。同時に、第2図のPROM20上で一緒に群にされているRISC命令で選択されたCISC命令集合をエミュレートするためエミュレーションコードが書かれるステップ344が同時に実行される。

以上に於ては本発明を特定の好ましい実施例に ついて提明してきたが、本発明はこれらの実施例 に限定されるものではなく、本発明の範囲内にて 程々の実施例が可能であることは当案者にとって 切らかであろう。

4. 図面の簡単な説明

第1 図は本発明の第一の局面によるRISC1 0 のブロック図である。 SCエミュレータを否く。このアプローチの合理性はRISC設計時間がCISC設計時間よりもはるかにはるかに少ないことである。例えば、フェアチャイルドF9450、MD281は開発に3年以上も関したことが知られている。本アプローチを使用すれば、MIL・STD・1750のRISCエミュレータは1年以内で開発され、また認可を得るのにシリコン工場への送付を1回しか必要としなかった。

期12図には本和別のアプローチを使用する投 計方法が示されている。C1SC命令集合アーキ テクチュア326は信号複328を経て、ハード 配 板による装置334のなかでのハードウェアキ 行のために複323上に信号を供給するソフトウェアよ エアエミュレーションユニットへ複合命令を供給 する。このアプローチの主要な利点は、(1)ソフトウェアの速度に対するハードウェアの設計時間 のかねあい、及び(2)ハードウェアの設計時間 に通常はソフトウェアの設計時間よりもはるかに とい時間を要する)の短袖である。こうして、最

第2図は本発明の第二の局面によりデータバス 18を経て複合命令の源から受信された複合命令 をエミュレートするためのRISC命令の那を含 んでいる別個のメモリストア20とならんで使用 される本発明の第一の局面によるRISC10の ブロック図である。

第3図は木発明の第一の局面によるRISCI 0を一層が細に細線で示し、また木発明の第二の 局面によりCISCをエミュレートし得るRIS Cを実行するために必要な追加的ハードウェアを 大線で示すプロック図である。

第4図は第3図中に示されている信号線上の値 その信号の電圧レベルにを示す種々の波形図である。

第5図は第3図のレジスタファイル7 4を一層 詳細に示すプロック図である。

第6図は第3図の源モジュール78を一層幹制 に示すプロック図である。

第7図は第3図の宛先モジュール76を一層群 和に示すブロック図である。 第8図は第3図のアキュムレータモジュール140を一層詳細に示すプロック図である。

第9図は全ての命令が単一レベル制御を使用して実行されるCISCの従来の設計実行を示すプロック図である。

第10図は全ての命令が二レベル関御を使用して実行されるCISCの設計への従来のアプローチを示すプロック図である。

. 第11回は大部分の命令がニレベル制御を使用して実行され、また残りの命令がソフトウェアを使用して実行されるCISCの投計への従来のアプローチを示すプロック図である。

第12回は本発明の第三の局面により全ての命令が二レベル制御を使用する設計アプローチを使用するCISC実行を示すプロック図である。

第13図は本発明の第三の周面によりCISC をエミュレートするためのRISCを設計・製造 する際に違行され得るステップを示すプロック図 である。


10…信号プロセッサ (RISC) 、12…RI


ソフトウェアエミュレーションユニット、 3 3 4 …ハード配線による制御装置


特許出願人 ユナイテッド・テクノロジーズ・


代理人 弁理士 明石昌段


SC命令アドレスパス、14…縮小命令パス、1 6 … オペランドアドレスパス、18 … データパス 、 2 0 … メモリ (PROM) 、 3 0 … 期御装置、 3 2 …命合カウンタ、3 4 …命令レジスタ、7 4% …レジスタファイル、16…宛先モジュール、1 8…別モジュール、104…ALU、124、1 26…マルチプレクサ、1,40…アキュムレータ モジュール、150、152、158、160… マルチプレクサ、200…シフタマルチブレクサ 、204…宛先レジスタ、210…アキュムレー タモジュール、212…マルチプレクサ、222 …シフタマルチプレクサ、300…CISC命令 集合アーキテクチュア、302…ハード配線によ る制御装置、304…CISC命令集合アーキテ クチュア、308…ファームウェア斟御ユニット 、 3 1 0 …ハードウェア制御装置、 3 1 4 …CI SC命令集合アーキテクチュア、316…ファー ムウェア制御ユニット、318…エミュレーショ ン装置、3 2 4 … ハードウェア制御装置、 3 2 6 … C I S Cの合集合アーキテクチュア、 3 3 0 …




















(方式) (自 発) 手 続 箱.正 審

昭和63年1月27日

特許庁長官 双

- 1. 事件の表示 昭和62年特許服第317311号
- 2. 発明の名称 信号処理方法、信号プロセッサ、その設計方法 及びマイクロプロセッサ
- 3. 柿正をする者

事件との関係 特許出願人

住 所 アメリカ合衆国コネチカット州、ハートフォード、 フィナンシャル・プラザ 1

名 称 ユナイテッド・テクノロジーズ・コーポレイション

4. 代 理 人

居 所 〒104 東京都中央区新川1丁目5番19号 茅場町長岡ピル3階 電話551-4171

氏名 (7121) 弁理士 明 石 昌 敬

5. 相正の対象 図面、優先権証明普及び訳文

6. 補正の内容 別紙の通り

方式金



-248-

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.